CHARGE STORAGE CAPACITANCE DEVICE AND MANUFACTURE THEREFOR, SEMICONDUCTOR MEMORY DEVICE MOUNTED THEREWITH AND ID CARD USING THE SAME

Patent number:

JP11297963

Publication date:

1999-10-29

Inventor:
Applicant:

HIDAKA OSAMU; KUNISHIMA IWAO TOKYO SHIBAURA ELECTRIC CO

Classification:

- international:

G06K19/07; G06K19/077; H01L21/822; H01L21/8242; H01L21/8247; H01L27/04; H01L27/10; H01L27/108; H01L29/788; H01L29/792; G06K19/07; G06K19/077;

H01L21/70; H01L27/04; H01L27/10; H01L27/108; H01L29/66; (IPC1-7): H01L27/108; G06K19/07; G06K19/077; H01L21/822;

H01L21/8242; H01L21/8247; H01L27/04; H01L27/10;

H01L29/788; H01L29/792


- european:

Application number: JP19980114374 19980410 Priority number(s): JP19980114374 19980410

Report a data error here

Abstract of JP11297963

PROBLEM TO BE SOLVED: To provide a charge storage capacitance device which has a platinum group element or an alloy thereof as an electrode and whose capacitor performance does not deteriorate in the following process and a manufacture therefor, and a semiconductor memory device mounted with the same, and an ID card mounted with the semiconductor memory device. SOLUTION: The exposed surfaces of the electrodes 21, 23 of a charge storage capacitance device (parts except for a region in contact with an underlayer 13 on which the electrode is formed and a region where the electrode is in contact with a dielectric film 22 to form a capacitance) are covered with protective films 32, 33 which are formed in a self-alignment manner. It is also recommended that the exposed surfaces of the electrodes be made silicide and protective films. The exposed surfaces of the electrodes are covered with the protective films. Also, the exposed surfaces of the electrodes are selectively made silicide to prevent the platinum group metal from being exposed and to prevent a catalytic effect. This can prevent the deterioration of characteristics in the dielectric film, and in particular, the deterioration of the amount of remaining polarization of a ferroelectric film.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平11-297963

(43)公開日 平成11年(1999)10月29日


(51) Int. Cl. ⁶ H01L 27/108	識別記号		F I HO1L	97/10		651		
21/8242			HOIL	21710		451		
G06K 19/07			G06K	19/00			H	
19/077							K	
H01L 27/04		4: 1:=4: B	HO1L				C	日始至与他之
		審査請求	未請求	請求	項の数 9	FD	(全13頁)	最終頁に続く
(21)出願番号	特顯平10-114374		(71)出	顧人	00000307	'8		
(2-/					株式会社	東芝		
(22)出顯日	平成10年(1998) 4月10日				神奈川県川崎市幸区堀川町72番地			
			(72)発	明者	日高 修			
								芝町1番地 株
			(20) 581	00 -tz.	式会社東芝研究開発センター内			-M
			(12)発	明百	國島 巌 神玄川県		安区 小向車	芝町1番地 株
							∓囚かられる 開発センタ−	_
			(74)代	理人	弁理士			
			(1.7)		,,,			
		·						

(54) 【発明の名称】電荷蓄積容量素子及びその製造方法、半導体記憶装置及びこれを用いたIDカード

(57) 【要約】

【課題】 後処理工程でキャパシタ性能が劣化しない白金族元素あるいはその合金を電極とした電荷蓄積容量素子及びその製造方法、さらにはこれが搭載された半導体記憶装置及び半導体記憶装置が搭載されたIDカードを提供する。

【解決手段】 電荷蓄積容量素子の電極21、23表面の露出部分(電極が形成されている下地層13と接触している領域及び電極が誘電体膜22と接触して容量を形成している領域以外の部分)を自己整合的に形成された保護膜32、33で被覆する。電極表面の露出部分をシリサイド化しこれを保護膜としても良い。電極の露出部分を保護膜で被覆する、また、選択的にシリサイド化することにより白金族金属の露出を無くし、触媒効果を抑制する。その結果キャパシタ形成後における処理に制限をなくし、誘電体膜の特性劣化を防止することができる。とくに強誘電体膜の残留分極量の劣化を低く抑えることができる。



【特許請求の範囲】

【請求項1】 誘電体膜と、前記誘電体膜の第1の面上 に形成された第1の電極と、前記誘電体膜の第2の面上 に形成された第2の電極とを備え、前記第1及び第2の 少なくとも一方は白金族金属で形成され、その前記誘電 体膜と直接接する界面以外の表面に保護膜が自己整合的 に形成されていることを特徴とする電荷蓄積容量素子。

1

【請求項2】 誘電体膜と、前記誘電体膜の第1の面上 に形成された第1の電極と、前記誘電体膜の第2の面上 に形成された第2の電極とを備え、前記第1及び第2の 10 少なくとも一方は白金族金属で形成され、その前記誘電 体膜と直接接する界面以外の表面に白金族金属のシリサ イド膜が自己整合的に形成されていることを特徴とする 電荷蓄積容量素子。

【請求項3】 誘電体膜と、前記誘電体膜の第1の面上 に形成された第1の電極と、前記誘電体膜の第2の面上 に形成された第2の電極とを備え、前記第1及び第2の 電極の少なくとも一方は、白金族金属で形成され、その 上面及び側面に白金族金属のシリサイド膜が形成されて いることを特徴とする電荷蓄積容量素子。

【請求項4】 前記誘電体膜は、強誘電体からなること を特徴とする請求項1乃至請求項3のいずれか1項に記 載の電荷蓄積容量素子。

【請求項5】 誘電体膜を介して少なくとも一方が白金 族金属から構成された第1及び第2の電極を対向形成し てなる電荷蓄積容量素子の製造方法であって、前記第1 及び第2の電極の前記誘電体膜と接する界面以外の面上 にアモルファスシリコン又はポリシリコンを堆積させる 工程と、前記堆積されたアモルファスシリコン又はポリ シリコンを熱処理して、前記第1及び第2の電極表面に おける前記白金族金属の露出部分を自己整合的にシリサ イド化する工程とを備えることを特徴とする電荷蓄積容 量素子の製造方法。

【請求項6】 前記シリサイド化で得られたシリサイド 膜の表面を熱酸化する酸化工程をさらに備えることを特 徴とする請求項5に記載の電荷蓄積容量素子の製造方

【請求項7】 前記酸化工程で、前記シリサイド化の際 の未反応のアモルファスシリコン又はポリシリコンを酸 化させることを特徴とする請求項6に記載の電荷蓄積容 40 量素子の製造方法。

【請求項8】 電極間誘電体に強誘電体膜を用いる情報 記憶キャパシタと電荷転送用トランジスタとからなるメ モリセルが行列状に配置されたメモリセルアレイを具備 する半導体記憶装置において、前記情報記憶キャパシタ は、誘電体膜と、前記誘電体膜の第1の面上に形成され た第1の電極と、前記誘電体膜の第2の面上に形成され た第2の電極とを備え、前記第1及び第2の電極の少な くとも一方は白金族金属で形成され、その前記誘電体と 直接接する界面以外の表面に白金族金属のシリサイド膜 50 第1の層間絶縁膜12と第1の白金族元素の膜21との

が自己整合的に形成されていることを特徴とする半導体 記憶装置。

【請求項9】 周囲に送受信用アンテナがループ状に形 成された略長方形状のカードの所定の一辺に沿って、請 求項8に記載の半導体記憶装置が配置されていることを 特徴とするIDカード。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、白金族元素あるい はその合金を電極とした電荷蓄積容量素子に係り、とく に強誘電体膜をキャパシタ膜として用いる強誘電体キャ パシタ及びその製造方法、強誘電体キャパシタが搭載さ れた半導体記憶装置及びこの半導体記憶装置を搭載した IDカードに関するものである。

[0002]

【従来の技術】強誘電体キャパシタを用いた不揮発性メ モリ (強誘電体不揮発性メモリ) (FRAM: Ferroele ctric Random Access Memory) は、バッテリーレス高速 動作使用が可能なためRFIDなどの非接触カードへの 展開が始まりつつある。また、既存のスタティックRA 20 M (SRAM)、フラッシュメモリ、ダイナミックRA M(DRAM)などを置き換えるものとしての期待も大 きい。前述の不揮発性メモリは、低消費電力の半導体記 憶装置として近年盛んに研究開発がなされている。例え ば、強誘電体メモリセルを用いた半導体装置は、米国特 許4,873,664(Eaton, Jr.) やS.S. Eaton, Jr. et al.

"A Ferroelectric DRAMCell for High Density NVRAMs ", ISSCC Digest of Technical Papers, pp. 130-131, Feb. 1988等に記載されている。強誘電体メモリセルの 情報記憶用キャパシタには、チタン酸バリウム(BaT iO,)、チタン酸ジルコン酸鉛(Pb(Zr, Ti) O, ; P Z T)、ランタンドープドチタン酸ジルコン酸 鉛((Pb, La) (Zr, Ti)O,;PLZT)、 ニオブ酸リチウム(LiNbO,)、ニオブ酸カリウム リチウム(K, Li, Nb, Ois)などから構成された 強誘電体膜が用いられている。これらの強誘電体膜は、 電圧を印加することによって分極が生じる。そして電圧 と分極との関係は、いわゆるヒステリシス特性を呈す

【0003】図22は、強誘電体膜を用いた従来のキャ パシタの断面図である。半導体基板11、例えば、シリ コン基板の上に第1の層間絶縁膜12、例えば、ホウ素 及びリンを含有するシリカガラス (以下、BPSG(Bor on-doped Phospho-SilicateGlass)という) を堆積させ てBPSG膜を形成する。半導体基板 1 1 には必要に応 じてトランジスタ等の素子が形成されている。第1の層 間絶縁膜12上に強誘電体膜の下部電極として白金 (P t)などの第1の白金族元素の膜21を200nm程度 の厚みでスパッタリングなどの方法により堆積させる。

間にはチタン(Ti)などの導電性膜13を介在させる。即ち酸化膜からなる第1の層間絶縁膜12上に下部電極として第1の白金族元素の膜21を直に堆積させると、密着性が悪く、膜剥がれなどの現象を起こすので、事前にこのような導電性膜13を堆積させておく。この導電性膜13としてチタンを用いる場合は、例えば、20nmの厚みで堆積させる。

【0004】第1の白金族元素の膜21の堆積後に、こ の膜上に強誘電体膜22を堆積させる。この堆積方法に は、スパッタリング法やゾルゲル法等がある。またこの 10 強誘電体材料にはPZTやストロンチウムビスマスタン タル酸化物(以下、SBTという)などが有効である が、PZTを用いた場合、例えば、300nmの厚みで 堆積させる。次に、熱工程を行ってこの強誘電体膜22 を結晶化させる。この工程は、例えば、酸素雰囲気中で 850℃、10秒の条件で行う。強誘電体膜22の堆積 後、上部電極として200nm程度の厚みでPtなどか らなる第2の白金族元素の膜23をスパッタリングなど の方法により堆積させる。第1及び第2の白金族元素の 膜21、23及び強誘電体膜22をパターニングした後 20 シリコン酸化膜などからなる第2の層間絶縁膜41を半 導体基板11上に堆積させる。上部電極23及び下部電 極21へのコンタクト用開口部を介してこれら電極に接 続するアルミニウムなどの配線からなる上部電極23へ のコンタクト43及び下部電極21へのコンタクト42 を形成する。

[0005]

【発明が解決しようとする課題】以上のように、強誘電 体キャパシタなどに使用される白金やイリジウムなどの 白金族金属は、触媒としての作用があり、そのためこれ 30 らの電極が露出した状態で行われる電極形成以降の後工 程中のウエット処理には制限が加わる。例えば、白金族 金属を過酸化水素水(H, O,)を含む処理液に浸す と、この金属製電極と接する部分から酸素が発生する。 この発生した酸素は、気泡が膜の界面に溜まり、電極と 他の膜との間の膜剥がれの原因になっている。過酸化水 素水を含む処理液は、半導体装置の製造工程における洗 浄処理に広く使われており、この処理液が利用できない ことは後の工程への制約となっているのが現状である。 また、白金の触媒作用によって分子状態の水素あるいは 40 水(H,O)から活性状態の水素が発生するが、この活 性水素は、容易に拡散し強誘電体膜中の反転分極量を減 らすという特性劣化の原因となっている。本発明は、こ のような事情によりなされたものであり、後処理工程で キャパシタ性能が劣化しない白金族元素あるいはその合 金を電極とした電荷蓄積容量素子及びその製造方法、さ らにはこれが搭載された半導体記憶装置及びこの半導体 記憶装置が搭載されたIDカードを提供することを目的 とする。

[0006]

【課題を解決するための手段】本発明は、電荷蓄積容量素子の電極表面の露出部分(電極が形成されている下地層と接触している領域及び電極が誘電体膜と接触して容量を形成している領域以外の部分)を自己整合的に形成された保護膜で被覆することを特徴としている。また、上記電極表面の露出部分をシリサイド化することを特徴としている。こうして電極の露出部分を保護膜で被覆することにより、また、選択的にシリサイド化することを覆さることにより、また、選択的にシリサイド化することにより自金族金属の露出を無くし、触媒効果を抑制する。その結果、キャパシタ形成後における処理に制限をなくし、誘電体膜の特性劣化を防止することができる。とくに誘電体膜に強誘電体を用いた場合は、強誘電体膜の残留分極量の劣化を低く抑えることができる。

【0007】即ち本発明の電荷蓄積容量素子は、誘電体 膜と、前記誘電体膜の第1の面上に形成された第1の電 極と、前記誘電体膜の第2の面上に形成された第2の電 極とを備え、前記第1及び第2の少なくとも一方は白金 族金属で形成され、その前記誘電体膜と直接接する界面 以外の表面に保護膜が自己整合的に形成されていること を第1の特徴としている。また、本発明の電荷蓄積容量 素子は、誘電体膜と、前記誘電体膜の第1の面上に形成 された第1の電極と、前記誘電体膜の第2の面上に形成 された第2の電極とを備え、前記第1及び第2の少なく とも一方は白金族金属で形成され、その前記誘電体膜と 直接接する界面以外の表面に白金族金属のシリサイド膜 が自己整合的に形成されていることを第2の特徴として いる。また、本発明の電荷蓄積容量素子は、誘電体膜 と、前記誘電体膜の第1の面上に形成された第1の電極 と、前記誘電体膜の第2の面上に形成された第2の電極 とを備え、前記第1及び第2の電極の少なくとも一方 は、白金族金属で形成され、その上面及び側面に白金族 金属のシリサイド膜が形成されていることを第3の特徴 としている。ここで前記誘電体膜には、強誘電体を用い ても良い。前記強誘電体は、ペロプスカイト構造を有す るものでも良い。前記強誘電体は、チタン酸バリウム、 チタン酸ジルコン酸鉛、ランタンドープチタン酸ジルコ ン酸鉛、ニオブ酸リチウム、ニオブ酸カリウムリチウ ム、ストロンチウムビスマスタレートのいずれかを用い ても良い。前記第1及び第2の電極は、白金、イリジウ ム、ルテニウムの少なくとも1種から選択しても良い。 前記第1及び第2の電極は、同じ白金族金属を用いるよ うにしても良い。前記第1及び第2の電極は、互いに異 なる白金族金属を用いるようにしても良い。

【0008】本発明の電荷蓄積容量素子の製造方法は、 誘電体膜を介して少なくとも一方が白金族金属から構成 された第1及び第2の電極を対向形成してなる電荷蓄積 容量素子の製造方法であって、前記第1及び第2の電極 の前記誘電体膜と接する界面以外の面上にアモルファス シリコン又はポリシリコンを堆積させる工程と、前記堆 50 積されたアモルファスシリコン又はポリシリコンを熱処

理して、前記第1及び第2の電極表面における前記白金 族金属の露出部分を自己整合的にシリサイド化する工程 とを備えることを特徴としている。ここで前記シリサイ ド化で得られたシリサイド膜の表面を熱酸化する酸化工 程をさらに備えるようにしても良い。また、前記酸化工 程で、前記シリサイド化の際の未反応のアモルファスシ リコン又はポリシリコンを酸化させるようにしても良い。。

【0009】本発明の半導体記憶装置は、電極間誘電体に強誘電体膜を用いる情報記憶キャパシタと電荷転送用 10トランジスタとからなるメモリセルが行列状に配置されたメモリセルアレイを具備する半導体記憶装置において、前記情報記憶キャパシタは、誘電体膜と、前記誘電体膜の第1の面上に形成された第1の電極と、前記誘電体膜の第2の面上に形成された第2の電極とを備え、前記第1及び第2の電極の少なくとも一方は白金族金属で形成され、その前記誘電体と直接接する界面以外の表面に白金族金属のシリサイド膜が自己整合的に形成されていることを特徴としている。また、本発明のIDカードは、周囲に送受信用アンテナがループ状に形成された略 20長方形状のカードの所定の一辺に沿って、本発明の半導体記憶装置が配置されていることを特徴としている。

[0010]

【発明の実施の形態】以下、図面を参照して発明の実施 の形態を説明する。まず、図1乃至図4を参照して第1 の実施例を説明する。図1は、電荷蓄積容量素子の断面 図、図2乃至図5は、電荷蓄積容量素子の製造工程断面 図である。半導体基板11は、例えば、シリコン半導体 からなる。半導体基板11上には、例えば、BPSG膜 からなる第1の層間絶縁膜12が形成されている。半導 体基板11には必要に応じてトランジスタ等の半導体素 子が形成されている。第1の層間絶縁膜12上には、強 誘電体膜の第1の電極(下部電極)として白金(Pt) などの第1の白金族元素の膜21が形成されている。第 1の層間絶縁膜12と第1の白金族元素の膜21との間 にはチタン(Ti)などの導電性膜13を介在させる。 即ち第1の層間絶縁膜12は、酸化膜から構成されてい るが、この酸化膜上に下部電極として第1の白金族元素 の膜21を直に堆積させると、密着性が悪く、膜剥がれ などの現象を起こすので事前にこのような導電性膜13 を堆積させておく。この導電性膜13としてチタンを用 いる。

【0011】第1の白金族元素の膜21の上に強誘電体膜22が堆積されている。この強誘電体材料にはPZTやSBTなどが有効である。強誘電体膜22の上に、第2の電極(上部電極)として白金を堆積させて、第2の白金族元素の膜23を形成している。第1及び第2の白金族元素の膜21、23及び強誘電体膜22をパターニングした後、強誘電体膜22と接触していない第1の電極21(下部電極)及び第2の電極23(上部電極)の50

上面及び側面に自己整合的にプラチナシリサイドなどの白金族金属のシリサイド膜32、33が形成されている。シリサイド膜32、33、第1及び第2の電極21、23、強誘電体膜22を被覆するように、シリコン酸化膜などからなる第2の層間絶縁膜41が半導体基板11上に形成されている。上部電極23及び下部電極21へのコンタクト用開口部を介してこれら電極に接続するアルミニウムなどの配線からなる上部電極23へのコンタクト43及び下部電極21へのコンタクト42が形成されている。ここでは強誘電体膜22と接触していない第1の電極21及び第2の電極23の露出部分に自己整合的にプラチナシリサイドなどの白金族金属のシリサイド膜が形成され、その上に絶縁膜が被覆されている。したがって、電荷蓄積容量素子の耐湿性及び水素雰囲気耐性が高められている。

【0012】次に、図1乃至図5を参照してこの実施例 の電荷蓄積容量素子の製造方法を説明する。半導体基板 11、例えば、シリコン基板上に第1の層間絶縁膜1 2、例えば、BPSG膜を堆積させる。半導体基板11 上には必要に応じてトランジスタ等の半導体素子が形成 されている。次に、電荷蓄積容量素子の下部電極として 用いられる第1の白金族元素の膜21、例えば、白金 を、例えば、200nmの厚さに堆積させる。堆積方法 としては、例えば、スパッタリング法などが用いられ る。第1の白金族元素の膜21を堆積させる際には、導 電性膜13、例えば、チタンを事前に堆積させる。これ はBPSG膜などの酸化膜上に下部電極として第1の白 金族元素の膜21を直接堆積させた場合、密着性が悪く なり、膜剥がれなどの現象を起こすので、その密着性を 維持するために行われる。導電性膜13は、例えば、2 0 nmの厚みで堆積させる。

【0013】第1の白金族元素の膜21の堆積後に、強 誘電体膜22を、例えば、スパッタリング法やゾルゲル 法等などで第1の白金族元素の膜21上に堆積させる。 この強誘電体材料にはPZTやSBTなどが有効であ り、例えば、PZTを300nmの厚みで堆積させる。 次に、熱処理を行って堆積させた強誘電体膜22を結晶 化させる。この工程では、例えば、酸素雰囲気中で85 0℃、10秒の条件で熱処理を行う。強誘電体膜22の 堆積後に上部電極材として用いられる第2の白金族元素 の膜23を堆積させる。この上部電極には下部電極と同 じ材料を用いるのが一般的であるが、本発明は、これに 限定される必要はない。堆積方法は、下部電極と同様の 方法を用い、スパッタリング法などを利用する。この実 施例では、第2の白金族元素の膜23として、白金の膜 を200nm程度の厚みで堆積させる(図2(a))。 【0014】その後、第2の白金族元素の膜23は、フ ォトリソグラフィ工程によりパターニングされ、異方性 エッチングによりエッチングされて所定形状の上部電極 23に成形される(図2(b))。次に、強誘電体膜2

2は、フォトリソグラフィ工程によりパターニングさ れ、異方性エッチングによりエッチングされてキャパシ タ膜としての形状を有する強誘電体膜22に成形される (図3(a))。次に、第1の白金族元素の膜21は、 導電性膜13と共にフォトリソグラフィエ程によりパタ ーニングされ、異方性エッチングによりエッチングされ て所定形状の下部電極21に成形される(図3

(b))。本発明においては、以上の3回のリソグラフ ィ工程と異方性エッチングとの組み合わせを、1回のフ ォトリソグラフィエ程と1回の異方性エッチングあるい 10 は2回のフォトリソグラフィ工程と2回の異方性エッチ ングの組み合わせにしてこれらの膜を自己整合的に形成 することも可能である。その後、シリコン膜31を化学 的気相成長法により堆積する。シリコンとしては非晶質 シリコンや多結晶シリコンが有効であり、例えば、非晶 質シリコンを10nm程度の厚みに堆積させる(図4 (a)).

【0015】次に、半導体基板11を熱処理装置内に収 納し、これに、例えば、300℃、1時間、窒素雰囲気 などの還元性雰囲気中で熱処理を加える。本発明では、 ここで例示した以外の温度、時間条件及び雰囲気条件で も処理は可能である。この熱処理を行うことにより、白 金とその表面に接したシリコンが反応し、下部電極21 である白金族元素とシリコン膜31が反応した珪素化白 金族元素の膜32が形成され、上部電極23である白金 族元素とシリコン膜31の反応した珪素化白金族元素の 膜33が形成される。即ち上部電極23及び下部電極2 1に白金を用いた場合は珪素化白金(プラチナシリサイ ド)が形成される。この珪素化白金は、シリコン膜31 を堆積させた直後に白金族元素が表面に露出している部 分だけに自己整合的に形成されるものである。プラチナ 以外でも他の白金族の元素やその合金を用いた場合も同 様に珪素化された白金族元素の膜が形成される。白金族 元素と接していない第1の層間絶縁膜12や強誘電体膜 22などの酸化膜上のシリコン膜31は、それらと反応 せずに、そのままシリコンの状態として残る(図4 (b)).

【0016】次に、等方性エッチングによりシリコン膜 31を除去する。これは先に堆積したシリコン膜31の 白金族元素との未反応部分を除去する為のものであり、 珪素化白金族元素とエッチング選択比を持つ方法でエッ チングすることにより未反応部分だけを自己整合的に除 去できる。等方性エッチングとしては、例えば、ケミカ ルドライエッチング(Chemical Dry Etching)などが有効 である(図5)。次に、半導体基板11上にシリコン酸 化膜などの第2の層間絶縁膜41を、例えば、化学的気 相成長法(CVD:Chemical Vapour Deposition)によ り堆積させる。その後、上部電極23及び下部電極21 へのコンタクト用の開口をフォトリソグラフィ工程によ りパターニングし、異方性エッチングにより第2の層間 50 る。次に、第1の白金族元素の膜21は、導電性膜13

絶縁膜41をエッチングしてコンタクト孔を形成する。 次に、配線材料として、例えば、アルミニウムを第2の 層間絶縁膜41に堆積させる。そして、フォトリソグラ フィエ程によりアルミニウム膜をパターニングし、異方 性エッチングによりエッチングすることにより上部電極 23へのコンタクト43及び下部電極21へのコンタク ト42を形成する(図1参照)。

【0017】以上の製造工程により、本発明の強誘電体 電荷蓄積容量素子が形成される。以上のように、電荷蓄 積容量素子の電極表面の露出部分(電極が形成されてい る下地層である第1の層間絶縁膜と接触している領域及 び電極が誘電体膜と接触して容量を形成している領域以 外の部分)が自己整合的にシリサイド化されている野 で、白金族金属からなる電極の露出を無くし触媒効果を 抑制することができる。その結果、キャパシタ形成後に おける処理工程に制限をなくし、誘電体膜の特性劣化を 防止することができる。とくに強誘電体膜の残留分極量 の劣化を低く抑えることができる。

【0018】次に、図6及び図7を参照して第2の実施 例を説明する。図6は、電荷蓄積容量素子の製造工程断 面図、図7は、電荷蓄積容量素子の断面図である。図7 に示すように、この実施例で形成される電荷蓄積容量素 子は、基本的構造が第1の実施例のものと同じであるが 第1及び第2の珪素化白金族元素の膜32、33の表面 がシリコン酸化膜34で被覆されていることで第1の実 施例とは相違し、この点にこの実施例の特徴がある。図 6及び図7を参照してこの実施例の電荷蓄積容量素子の 製造方法を説明する。製造工程に一致する部分があるの で、第1の実施例を説明した図2乃至図4は、この実施 例の説明でも用いる。シリコン半導体などの基板11上 には必要に応じてトランジスタ等の半導体素子が形成さ れ、この半導体基板11上にBPSG膜などの第1の層 間絶縁膜12が形成される。第1の層間絶縁膜12の上 に、電荷蓄積容量素子の下部電極となる白金などの厚さ 200nmの第1の白金族元素の膜21、PZTなどの 厚さ300mm程度の熱処理した強誘電体膜22及び上 部電極となる白金などの厚さ200 nm程度の第2の白 金族元素の膜23を順次堆積させる。

【0019】第1の白金族元素の膜21を堆積させる際 には、チタンなどからなり厚さが20nm程度の導電性 膜13を事前に堆積させる。強誘電体を結晶化させるた めの前記熱処理は、例えば、酸素雰囲気中で850℃、 10秒の条件で行われる。次に、第2の白金族元素の膜 23は、フォトリソグラフィ工程によりパターニングさ れ、異方性エッチングによりエッチングされて所定形状 の上部電極23に成形される(図2)。次に、強誘電体 膜22は、フォトリソグラフィ工程によりパターニング され、異方性エッチングによりエッチングされてキャパ シタ膜としての形状を有する強誘電体膜22に成形され

と共にフォトリソグラフィ工程によりパターニングさ れ、異方性エッチングによりエッチングされて所定形状 の下部電極21に成形される(図3)。

【0020】次に、シリコン膜31を化学的気相成長法 により堆積する。シリコンとしては非晶質シリコンや多 結晶シリコンが有効であり、例えば、非晶質シリコンを 10 nm程度の厚みに堆積させる。その後半導体基板1 1を熱処理装置内に収納し、これに、例えば、300 ℃、1時間、窒素雰囲気などの還元性雰囲気中で熱処理 を加える。この熱処理を行うことにより、白金とその表 10 面に接したシリコンが反応し、下部電極21である白金 族元素とシリコン膜31が反応した珪素化白金族元素の 膜32が形成され、上部電極23である白金族元素とシ リコン膜31の反応した珪素化白金族元素の膜33が形 成される。例えば、上部電極23及び下部電極21に白 金を用いた場合は珪素化白金(プラチナシリサイド)が 形成される。この珪素化白金は、シリコン膜31を堆積 させた直後に白金族元素が表面に露出している部分だけ に自己整合的に形成されるものである。プラチナ以外で も他の白金族の元素やその合金を用いた場合も同様に珪 20 素化された白金族元素の膜が形成される。白金族元素と 接していない第1の層間絶縁膜12や強誘電体膜22な どの酸化膜上のシリコン膜31はそれらと反応しないで そのままシリコンの状態として残る(図4)。

【0021】次に、CDEなどの等方性エッチングによ り不要なシリコン膜31を除去する。これは先に堆積し たシリコンの白金族元素との未反応部分を除去する為の ものであり、珪素化白金族元素とエッチング選択比を持 つ方法でエッチングすることにより未反応部分だけを自 己整合的に除去する(図6(a))。次に、半導体基板 30 11を熱処理装置に収納し、これに、例えば、600 ℃、10秒の酸化性雰囲気、例えば酸素雰囲気中で熱処 理を加える。ここで例示した以外の温度、時間条件及び 雰囲気条件でも処理は可能である。この熱処理により、 第1及び第2の珪素化白金族元素の膜32、33の表面 に約10 nmの深さでシリコン酸化膜34が形成される (図6(b))。次に、半導体基板11上に第2の層間 絶縁膜41を堆積する。これには、例えば、CVDシリ コン酸化膜が有効である。上部電極23及び下部電極2 1へのコンタクト用の開口をフォトリソグラフィ工程に よりパターニングし、異方性エッチングにより第2の層 間絶縁膜41をエッチングする。その後、第2の層間絶 縁膜41上に配線、例えば、アルミニウム膜を堆積させ る。そして、フォトリソグラフィ工程によりアルミニウ ム膜をパターニングし、異方性エッチングによりエッチ ングすることにより、上部電極23へのコンタクト43 及び下部電極21へのコンタクト42が形成される(図 7).

【0022】以上の工程により、本発明の強誘電体電荷 蓄積容量素子が形成される。ここでは上部電極及び下部 50

電極である白金族元素の表面に自己整合的に形成される 珪素化物に加えてシリコン酸化物が形成されるので白金 族元素の膜表面をブロックする効果が増大する。また、 自己整合的に珪素化物を形成する際に、電極表面に未反 応のシリコンが残っていても、シリコン酸化膜を形成す る際の酸化処理で酸化されるので短絡事故などを起こす ことがなくなる。次に、図8及び図9を参照して第3の 実施例を説明する。図8は、電荷蓄積容量素子の製造工 程断面図、図9は、電荷蓄積容量素子の断面図である。 図9に示すように、この実施例で形成される電荷蓄積容 量素子は、基本的構造が第1の実施例のものと同じであ るが第1及び第2の珪素化白金族元素の膜32、33の 表面、強誘電体膜22の露出表面及び第1の層間絶縁膜 12の露出表面がシリコン酸化膜35で被覆されている ことで第1の実施例とは相違し、この点にこの実施例の 特徴がある。図8及び図9を参照してこの実施例の電荷 蓄積容量素子の製造方法を説明する。製造工程に一致す る部分があるので、第1の実施例を説明した図2乃至図

4は、この実施例の説明でも用いる。 【0023】シリコン半導体などの基板11上には必要 に応じてトランジスタ等の半導体素子が形成され、この 半導体基板11上にBPSG膜などの第1の層間絶縁膜 12が形成される。第1の層間絶縁膜12の上に、電荷 蓄積容量素子の下部電極となる白金などの厚さ200n mの第1の白金族元素の膜21、PZTなどの厚さ30 0 nm程度の熱処理した強誘電体膜22及び上部電極と なる白金などの厚さ200nm程度の第2の白金族元素 の膜23を順次堆積させる。第1の白金族元素の膜21 を堆積させる際には、チタンなどからなり厚さが20 n m程度の導電性膜13を事前に堆積させる。強誘電体を 結晶化させるための前記熱処理は、例えば、酸素雰囲気 中で850℃、10秒の条件で行われる。次に、第2の 白金族元素の膜23は、フォトリソグラフィエ程により パターニングされ、異方性エッチングによりエッチング されて所定形状の上部電極23に成形される(図2)。 次に、強誘電体膜22は、フォトリソグラフィ工程によ りパターニングされ、異方性エッチングによりエッチン グされてキャパシタ膜としての形状を有する強誘電体膜 22に成形される。次に、第1の白金族元素の膜21 は、導電性膜13と共にフォトリソグラフィエ程により パターニングされ、異方性エッチングによりエッチング されて所定形状の下部電極21に成形される(図3)。 【0024】次に、シリコン膜31をCVD法により堆 積する。シリコンとしては、非晶質シリコンや多結晶シ リコンが有効であり、例えば、非晶質シリコンを10n m程度の厚みに堆積させる。その後、半導体基板11を 熱処理装置内に収納し、これに、例えば、300℃、1 時間、窒素雰囲気などの還元性雰囲気中で熱処理を加え る。この熱処理を行うことにより下部電極21である白 金族元素とシリコン膜31とが反応した珪素化白金族元

40

素の膜32が形成され、上部電極23である白金族元素 ・とシリコン膜31の反応した珪素化白金族元素の膜33 が形成される。例えば、上部電極23及び下部電極21 に白金を用いた場合は珪素化白金(プラチナシリサイ ド)が形成される。この珪素化白金は、シリコン膜31 を堆積させた直後に白金族元素が表面に露出している部 分だけに自己整合的に形成されるものである。白金族元 素と接していない第1の層間絶縁膜12や強誘電体膜2 2などの酸化膜上のシリコン膜31は、それらと反応せ ず、そのままシリコンの状態で残る(図4)。

【0025】次に、熱処理装置で、例えば、10秒の酸 化性雰囲気、例えば、酸素雰囲気中で熱処理を加える。 ここで示した以外の温度、時間条件及び雰囲気条件でも 処理は可能である。この熱処理を行うことで珪素化白金 元素32、33の表面には、例えば、10nmの深さで シリコン酸化膜34が形成される。また、第1の層間絶 縁膜12や強誘電体膜21などの酸化膜に接している部 分のシリコンは、シリサイド化には寄与せずにそのまま シリコンとして残っていたが、それらのシリコンも酸化 されてシリコン酸化膜35となる(図8)。また、珪素 20 化白金属元素の膜32、33の最表面に未反応のシリコ ン膜が残っていた場合でも、それらは酸化されシリコン 酸化物になる。次に、半導体基板11上に第2の層間絶 縁膜41を堆積する。これには、例えば、CVDシリコ ン酸化膜が有効である。上部電極23及び下部電極21 へのコンタクト用の開口をフォトリソグラフィ工程によ りパターニングし、異方性エッチングにより第2の層間 絶縁膜41をエッチングする。その後、第2の層間絶縁 膜41上に配線、例えば、アルミニウム膜を堆積させ る。そして、フォトリソグラフィエ程によりアルミニウ 30 ム膜をパターニングし、異方性エッチングによりエッチ ングすることにより、上部電極23へのコンタクト43 及び下部電極21へのコンタクト42が形成される(図 9).

【0026】以上の工程により、本発明の強誘電体電荷 蓄積容量素子が形成される。ここでも、上部電極及び下 部電極である白金族元素の表面に自己整合的に形成され る珪素化物に加えてシリコン酸化物が形成されるので白 金族元素の膜表面をブロックする効果が増大する。しか も、等方性エッチングにより未反応のシリコン膜を除去 する工程を省略できるので工程数の削減を図ることもで きる。次に、図10乃至図19を参照して本発明の電荷 蓄積容量素子を適用した半導体装置を説明する。

【0027】図10は、本発明に係る電荷蓄積容量素子 としての強誘電体キャパシタを備えた半導体記憶装置、 即ち強誘電体不揮発性メモリのメモリセル断面図であ る。P型シリコン基板11の表面にシリコン酸化膜から なる素子分離絶縁膜1が形成され、この素子分離絶縁膜 1に区画された領域にMOSトランジスタが形成され る。MOSトランジスタは、N型拡散領域からなるソー 50 即ちキャパシタC1には図中上向きの矢印に示すように

ス/ドレイン領域3、2、ゲート酸化膜4、ポリシリコ ンゲート電極5等から構成される。ゲート電極5は、ワ ード線(WL)と称される。

【0028】このMOSトランジスタ上には酸化シリコ ン(SіО,)などの第1の層間絶縁膜12が形成され ている。第1の層間絶縁膜12上には強誘電体キャパシ 夕が形成されている。強誘電体キャパシタは、下部電極 21、 P Z T 膜などからなる強誘電体膜22、上部電極 23から構成される。下部電極21は、プレート電極 (プレート線) (PL) と称される。下部電極21の強 誘電体膜22あるいは第1の層間絶縁膜12と接してい ない領域表面は、プラチナシリサイドなどの珪素化白金 族元素の膜32に被覆されている。下部電極21と第1 の層間絶縁膜12との間には密着性向上のための導電性 膜13が形成されている。また上部電極23の強誘電体 膜22と接していない領域表面は、プラチナシリサイド などの珪素化白金族元素の膜33に被覆されている。こ の強誘電体キャパシタは、シリコン酸化膜などからなる 第2の層間絶縁膜41に覆われ、この強誘電体キャパシ タの上部電極23とMOSトランジスタのソース領域3 とは第2の層間絶縁膜41及び第1の層間絶縁膜12の コンタクトホール6を介してアルミニウムなどの接続配 線7により電気的に接続されている。またMOSトラン ジスタのドレイン領域2は、ビット線となるアルミニウ ムなどの配線(図示せず)とコンタクトホールを通じて 接続される。

【0029】ここで強誘電体キャパシタは、第1~第3 の実施例の電荷蓄積容量素子と同様同様キャパシタ形成 後に白金族金属からなる電極の露出部分がシリサイド膜 で被覆され、その触媒効果が抑えられている。したがっ て、後処理工程での強誘電体膜の残留分極の劣化を低く 抑えることができる。図11は、強誘電体不揮発性メモ リに用いられたPZT強誘電体膜の印加電圧/分極特性 である。強誘電体薄膜は、図のようにヒステリシス特性 を有している。そして電圧を印加しない状態、即ちV= 0 (V)の状態での残留分極 Prが「正」か「負」かに よってデータを記憶することができる。図12は、強誘 電体不揮発性メモリの強誘電体膜としては好ましくない ヒステリシス特性である。すなわち、残留分極Prが非 常に小さく、その結果、センスアンプによる読み出しマ ージンが低下する、外部からの撹乱により容易にデータ が消失してしまう等の問題が存在する。図12に示す特 性は、80℃の高温状態でのヒステリシス特性である。 【0030】次に、図13及び図14を用いて強誘電体 キャパシタを用いたメモリセル(FRAMセル)の書き

込み動作を説明する。FRAMセルを用いた強誘電体不 揮発性メモリは、例えば、2つのMOSトランジスタQ 1、Q2と強誘電体キャパシタC1、C2により一つの メモリセルを構成する。そして、図13 (a) の状態、

上方向の分極(以下、正分極と称する)が、キャパシタ C2には図中下向きの矢印に示すように下方向の分極 (以下、負分極と称する)が現れている状態を"1"と 定義し、図13(b)の状態、即ちキャパシタC1には 負分極が、キャパシタC2には正分極が現れている状態 を"0"と定義する。

("1"書き込み動作)以下、メモリセルに"1"を書き込む場合のステップを示す。まず、ビット線BLに5 Vを印加し、ビット線/BL(「/」は反転信号を表わす、以下、同じ)には0Vを印加する。そしてワード線 10 WLには7Vを印加し、プレート電極PLには0Vを印加する。このとき、キャパシタC1が図11のaの状態であり、キャパシタC2が図11のbの状態にある。続いて、PLを5Vにする。この結果、キャパシタC1は、図11のbの状態になり、キャパシタC2は図11のcの状態になる。続いて、PLを0Vにする。この結果、キャパシタC1は、図11のaの状態になり、キャパシタC2は図11のaの状態になる。

【0031】図14に書き込み時のプレート電極PLの電位(VPL)の変化を示す。以上のようにして、図13 20 (a)の状態、すなわちキャパシタC1には正分極が現れ、キャパシタC2には負分極が現れて"1"書き込みが実現される。

("0" 書き込み動作)以下、メモリセルに"0"を書 き込む場合のステップを示す。まず、ビット線BLに0 Vを印加し、ピット線/BLには5Vを印加する。そし てワード線WLには7Vを印加し、プレート電極PLに はOVを印加する。この状態では、キャパシタC1が図 11のbの状態にあり、キャパシタC2が図11のaの 状態にある。続いて、PLを5Vにする。この結果、キ ャパシタC1は、図11のcの状態になり、キャパシタ C2は、図11のbの状態になる。続いて、PLを0V にする。この結果、キャパシタC1は、図11のdの状 態に、なり、キャパシタC2は、図11のaの状態にな る。以上のようにして、図13(b)の状態、すなわち キャパシタC1には負分極が現れ、キャパシタC2には 正分極が現れて"0"書き込みが実現される。以上のよ うな強誘電体不揮発性メモリは、消費電力が僅少のため RFIDなどの無電源ID装置等に用いられる。

【0032】図15は、強誘電体不揮発性メモリのメモ 40 リセルアレイと周辺回路との配置を示すプロック図である。メモリセルアレイ30、36、37、38は、並列して配置され、ワード線選択回路(ロウデコーダRD)40は、これらに共用されている。大きく複数のメモリセルアレイ30、36、37、38を2分割したときに中央部にロウデコーダ40が配置され、これに複数のワード線WLが配線されている。そして左右に分かれて配置されているメモリセルアレイをさらに分割してプレート線選択回路(プレートデコーダPD)48、49がそれぞれ配置されこのプレートデコーダ48、49からそ 50

れぞれプレート線PL (PL1、PL2、PL3、PL4)が配線されている。ワード線WLは、外部から入力されたアドレス信号に応じてロウデコーダ40によって選択される。プレート線PLは、各メモリセルアレイ毎に分割して設けられておりプレートデコーダ48、49によって図14のように駆動される。またセンスアンプ回路(S/A)44~47は、各メモリセルアレイ毎に設けられており、読み出し時にビット線に現れた微小電位差を増幅する。カラムゲート回路(図示しない)は、カラム選択線に基づきデータ線とビット線とを選択的に接続する。カラムデコーダ(CD)56は、外部から入力されたアドレス信号に応じてカラム選択線(図示せず)を選択する。データ線センスアンプ回路(図示せず)を選択する。データ線センスアンプ回路(図示せず)は、データ線上のデータを増幅する。

【0033】以上の実施例ではP2T強誘電体膜を用いた強誘電体キャパシタを説明したが、本発明はこれに限るものではなく、図16に示す特性図から明らかな通り、例えば、BaTiO。(BTO)膜等にも適用可能である。また、当然のことながらPLZT膜、LiNbO,膜、K,Li,Nb。O」膜、SBT膜等も適用可能である。図17乃至図19は、本発明の強誘電体キャパシタに用いる強誘電体膜製造プロセスを説明する製造装置断面図である。強誘電体薄膜の製造には、ゾル・ゲル法、スパッタリング法、MOCVD法等が用いられる。本発明と組み合わせてより顕著な効果が得られるのはゾル・ゲル法及びスパッタリング法である。

【0034】ゾルゲル法又はMOD法は、有機金属化合 物などをソース原料とする溶液をディッピングやスピン コートにより基板上に塗布し、それを熱分解して得る方 法である。これは、大気中でも成膜が可能であり、膜の 大面積化が容易である(図17)。スパッタリング法 は、薄膜となるべき材料のターゲットに、グロー放電中 でイオン化したガス(Arガスなど)を衝突させて叩き 出した粒子を基板に堆積させる方法であり、真空蒸着法 では作りにくい高融点材料などの膜形成が可能である。 この成膜法には直流スパッタリング、高周波(RF)ス パッタリング、マグネトロンスパッタリング、イオンビ ームスパッタリング、反応性スパッタリング、レーザア プレーションなどがある。ターゲットとしては焼結体又 は粉末を用い、アルゴンと酸素雰囲気でスパッタリング する。ターゲットの近傍にマグネットを置くと、スパッ タリングイオンは、その磁場に拘束され、低ガス圧(~ 10-1Torr) でスパッタリングが可能になり、膜成 長速度を数倍高めることになる。強誘電体膜の微細構造 と特性は、スパッタリング条件(スパッタリング電圧、 ガス組成とガス圧、膜形成速度、基板材料、基板温度な ど)に依存する(図18)。CVDの基本は、薄膜にし たい元素の化合物のうちでガスになるものを高温炉の中 に導入して、基板表面に堆積させて膜形成することにあ り、これにより基板表面で平衡状態で成膜されるため、

より均質な結晶膜が得られる可能性がある。MOCVDは、原料としてアセチルアセトナトやアルコキシドなどの有機金属から強誘電体膜を形成する(図19)。

【0035】次に、図20及び図21を参照して本発明 に係る半導体記憶装置(強誘電体不揮発性メモリ(FR AM)) ORFID(Radio Frequency Identification) システムへの応用を説明する。RFIDシステムとは、 電波を用いた非接触型タグ・システム(識別器)のこと で、一般的には非接触データ・キャリア・システム等と も呼ばれている。図20は、RFIDシステムの全体の 10 システムの全体のシステム構成図である。RFIDシス テムは、パソコン、コントローラ、アンテナ等で構成さ れるホスト側と、トランスポンダ(IDカード)と呼ば れるデータ・キャリアで構成される。トランスポンダ は、FRAMとASICが1チップ化されたモノリシッ クRFIDチップ及び電力受信、データ受信/送信を兼 ねるアンテナを内蔵するシンプルな構成である。ホスト 側からは必要に応じてコマンド及びデータを搬送波に乗 せて送信するが、トランスポンダ側ではその搬送波によ り必要な電力を発生させ、データの書き込み及び読み出 20 しと送信に利用してホスト側に情報を返す。非接触タグ は、電池が不要であり、FRAMの記憶内容を電波を使 って非接触で読み取り、その内容を書き換えることによ り人の入退出などの管理に活用することが可能である。 例えば、服のポケットに定期券用の非接触タグを入れた まま改札したり、非接触タグを自動車につけて走り高速 道路の料金所でいちいち精算するために止まらなくて済 むようしたり、人の介在なしに駐車場の出入りを監視・ 管理するなどの用途に利用することが可能である。ま た、回遊魚や家畜の行動を管理することなどにも利用で 30

【0036】図21は、トランスポンダの内部回路の詳細を示す。トランスポンダは、外部から入力される電磁場を検知するLC回路と、LC回路が検出した電磁場から信号を生成する回路(FSK復調回路)58と、LC回路が検出した電磁場から電源電圧を発生させる回路

(整流ブリッジ) 59と、電源電圧の立ち上がりを検出してパワーオン信号を出力するパワーオン回路60と、強誘電体膜を電極間に有する強誘電体キャパシタと電荷転送用のMOSトランジスタとからなるメモリセルを複数個行列状に配置し、例えば、同一行に属するメモリセルのMOSトランジスタを同一のワード線でそれぞれ共通接続し、同一行に属するメモリセルの強誘電体キャパシタの一方の電極を同一のキャパシタプレート線でそれぞれ共通接続し、同一列に属するメモリセルのMOSトランジスタの一方の端子を同一のビット線でそれぞれ共通接続して構成したメモリセルアレイ30等から構成されている。なお本発明は、上記した半導体基板上に強誘電体メモリセルを形成する場合に限らず、SOIなどのように絶縁基板上の半導体層上に強誘電体メモリセルを50

形成する場合にも適用することが可能である。また、本 発明は、前記実施例の他種々変形して実施することが可 能である。

[0037]

【発明の効果】以上詳述したように本発明によれば、白金族金属から構成された電極の露出部分を保護膜で被覆することにより、また、選択的にシリサイド化することにより白金族金属の露出を無くし、触媒効果を抑制することができる。その結果キャパシタ形成後における処理に制限をなくし、誘電体膜の特性劣化を防止できる。とくに誘電体膜に強誘電体を用いた場合は、強誘電体膜の残留分極量の劣化を低く抑えることが可能になる。

【図面の簡単な説明】

【図1】本発明の第1の実施例の電荷蓄積容量素子の断面図。

- 【図2】電荷蓄積容量素子の製造工程断面図。
- 【図3】電荷蓄積容量素子の製造工程断面図。
- 【図4】電荷蓄積容量素子の製造工程断面図。
- 【図5】電荷蓄積容量素子の製造工程断面図。
- 0 【図6】電荷蓄積容量素子の製造工程断面図。
 - 【図7】本発明の第2の実施例の電荷蓄積容量素子の断面図。
 - 【図8】電荷蓄積容量素子の製造工程断面図。
 - 【図9】本発明の第3の実施例の電荷蓄積容量素子の断面図。
 - 【図10】本発明の強誘電体不揮発性メモリのメモリセル (FRAMセル) の断面図。
 - 【図11】強誘電体薄膜の印加電圧/分極特性を示す特性図。
- 30 【図12】FRAMセルとして好ましくない状態のヒステリシス特性図。
 - 【図13】書き込み動作を説明するFRAMセルの回路図。
 - 【図14】FRAMセルの書き込み時のプレート電極P Lの電位変化図。
 - 【図15】FRAMセルアレイと周辺回路との配置を示すプロック図。
 - 【図16】強誘電体膜の特性を示す特性図。
 - 【図17】強誘電体薄膜製造プロセス図。
 - 【図18】強誘電体薄膜製造プロセス図。
 - 【図19】本発明の強誘電体薄膜製造プロセス図。
 - 【図20】RFIDシステムのシステム構成図、トランスポンダ斜視図及びRFIDチップの平面図。
 - 【図21】トランスポンダの内部回路図。
 - 【図22】従来の電荷蓄積容量素子の断面図。


【符号の説明】


- 1・・・素子分離絶縁膜、 2・・・ドレイン領域、
- 3・・・ソース領域、 4・・・ゲート酸化膜、
- 5・・・ゲート電極、6・・・コンタクト孔、 7・
- 50 ・・接続配線、 11・・・半導体基板、12・・・


第1の層間絶縁膜、 13・・・導電性膜、21・・・第1の白金族元素の膜、下部電極、 22・・・強誘電体膜、23・・・第2の白金族元素の膜、上部電極、30、36、37、38・・・メモリセルアレイ、31・・・シリコン膜、 32・・・第1の珪素化白金族元素の膜、33・・・第2の珪素化白金族元素の膜、34、35・・・シリコン酸化膜、 40・・・


ロウデコーダ回路、41・・・第2の層間絶縁膜、 42・・・下部電極へのコンタクト、43・・・上部電 極へのコンタクト、44、45、46、47・・・セン スアンプ回路、48、49・・・プレート線選択回路、

56・・・カラムデコード回路、58・・・FSK 復調回路、 59・・・整流ブリッジ、60・・・パ ワーオン回路。












[図8]




【図10】









[図9]



【図11】




[図12]



(a) WL 01 02 BL 0V

WL 01 02 BL 0V

WL 01 02 BL 0V




【図15】


【図16】


物質名	化学式	セルー温度 (°C)	残留分松 (µC/cm²)	抗電界 (kV/cn)	比誘電率
19 2破ジレス酸盤 (PZT)	PbZrTiO3	387	~30	~20	1000
チタン酸パリウム (BTO)	BaTi O3	130	26	1.2	1000

[図22]




[図20]





(c)

【図21】



フロントページの続き

(51) Int. Cl. 6

識別記号

FΙ

H 0 1 L 21/822

27/10

451

21/8247 29/788

29/792

H 0 1 L 29/78

3 7 1